| 課程進(jìn)度安排 |
|
| 時(shí)間 |
課程大綱 |
|
| 第一階段 |
|
| 學(xué)習(xí)目標(biāo) |
掌握Linux基本操作，vi編輯器的使用，virtuoso軟件的操作。 |
|
| |
1 Linux的用戶界面及工作站的登陸。
1.1 Linux概述
1.2 Linux系統(tǒng)訪問(wèn)
1.3 Linux的圖形用戶界面
1.4 Linux的文件和目錄
1.5 文本編輯器Vi
實(shí)驗(yàn)：登陸工作站，訪問(wèn)相關(guān)目錄和文件，編輯文件。
|
|
| |
2 virtuoso軟件的啟動(dòng)
2.1 virtuoso軟件的配置文件cds.lib
2.2 icfb的啟動(dòng)：icfb
2.3 版圖建庫(kù)的文件display.drf
實(shí)驗(yàn):編輯 cds.lib文件。
啟動(dòng)icfb,建立一個(gè)layout 庫(kù)，刪除一個(gè)庫(kù)。
3 virtuoso軟件的操作
實(shí)驗(yàn):編輯.cdsinit 文件。
使用快捷鍵。
|
|
| |
4.
4.1
IC設(shè)計(jì)流程及
4.2IC版圖設(shè)計(jì)的作用
4.3平面半導(dǎo)體工藝和術(shù)語(yǔ)
4.4CMOS基本工藝過(guò)程
4.5NMOS/PMOS/NPN/PNP 及其版圖實(shí)現(xiàn)
4.6反相器的版圖實(shí)現(xiàn)
4.7版圖設(shè)計(jì)環(huán)境及工具的使用
4.8版圖編輯的快捷鍵 |
| 第二階段 |
|
| 學(xué)習(xí)目標(biāo) |
了解IC版圖的基本概念，半導(dǎo)體的工藝流程，學(xué)會(huì)做版圖的基本器件。 |
|
| |
5 半導(dǎo)體基礎(chǔ)理論、集成電路制造工藝
5.1 MOS場(chǎng)效應(yīng)晶體管
5.2 集成電路中的器件結(jié)構(gòu)
5.3 外延生長(zhǎng)
5.4 掩膜制版工藝
5.5 光刻
6 集成電路設(shè)計(jì)概述
6.1 集成電路設(shè)計(jì)流程和設(shè)計(jì)工具
6.2 國(guó)內(nèi)外集成電路技術(shù)發(fā)展概況
6.3 國(guó)內(nèi)外主要集成電路晶圓代工廠(Foundry)介紹
|
|
| |
6 半導(dǎo)體器件原理及版圖設(shè)計(jì)
6.1 Design Rule的基本概念及內(nèi)容。
6.2 MOS管的版圖設(shè)計(jì)及剖面圖。
6.3 反相器（invter）的結(jié)構(gòu)及版圖設(shè)計(jì)
6.4 電阻的種類（well\poly\diff\mos）及版圖設(shè)計(jì)
6.5 電容的種類（mim\mom\mos）及版圖的設(shè)計(jì)
6.6 二極管及三極管的原理及版圖設(shè)計(jì)
|
|
| |
7.1并聯(lián)晶體管的版圖實(shí)現(xiàn)
7.2串聯(lián)晶體管的版圖實(shí)現(xiàn)
7.5設(shè)計(jì)規(guī)則的介紹 |
| 第三階段 |
|
| 學(xué)習(xí)目標(biāo) |
學(xué)會(huì)DRC和LVS。 |
|
| |
|
|
| |
8.設(shè)計(jì)一個(gè)NAND芯片版圖
9 DRC的概念及檢查DRC的軟件。
9.1 DRC的概念，基于Design Rule的check.
9.2DRC的配置及操作。
9.3 DRC的介紹。
9.4 DRC Results。
10 LVS的概念及檢查LVS的
10.1 LVS的概念，Netlist的提取。
10.2 LVS的配置及操作。
10.3 LVS的技巧
10.4 LVS Report。
實(shí)驗(yàn)：
1、INV芯片的LVS驗(yàn)證及修改
2、Control芯片的LVS驗(yàn)證及修改
|
|
| |
11.1較大晶體管的串聯(lián)版圖設(shè)計(jì)
11.2復(fù)雜邏輯電路版圖設(shè)計(jì)舉例
11.3如何進(jìn)行設(shè)計(jì)規(guī)則的檢查（DRC）
11.4版圖與邏輯設(shè)計(jì)一致性驗(yàn)證（LVS）
11.5技巧
11.6總體設(shè)計(jì)
11.7實(shí)驗(yàn)課題的布局規(guī)劃 |
| 第四階段 |
|
| 學(xué)習(xí)目標(biāo) |
掌握做一個(gè)OPAMP的版圖設(shè)計(jì)及LVS DRC的Check。 |
|
| |
12 IC layout模擬模塊設(shè)計(jì)
12.1 總體。
12.2 其它對(duì)稱的概念及版圖設(shè)計(jì)
12.3 不同器件特性相對(duì)版圖布局的關(guān)系
12.4 關(guān)鍵線的連接
12.5 電源和地線的連接
12.6 LVS DRC check
實(shí) 驗(yàn)：完成OP版圖，及LVS DRC的check。
|
|
| |
|
| |
| 第五階段 |
| 學(xué)習(xí)目標(biāo) |
掌握大型Chip 的概念及布局，完成一個(gè)chip。 |
| |
13 Chip 的概念及布局
13.1 總覽
13.2 技巧。
13.3 PAD及內(nèi)部模塊的連接
13.4 電源和地線。
13.5 總結(jié)。
|
| |
|
| |
實(shí)驗(yàn)：
完成一個(gè)完整的chip
|
首 頁(yè) 培訓(xùn)新動(dòng)態(tài)
shuhaipeixun
總部李老師