 SystemVerilog驗證培訓(xùn) |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576/13918613812( 微信同號) |
|
堅持小班授課，為保證培訓(xùn)效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。 |
 |
|
上課時間和地點(diǎn) |
上課地點(diǎn)：【上�！浚和瑵�(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班）：SystemVerilog驗證培訓(xùn)：2025年6月9日....--即將開課--........................(歡迎您垂詢，視教育質(zhì)量為生命！) |
| 教學(xué)優(yōu)勢 |
曙海教育的數(shù)字集成電路設(shè)計課程培養(yǎng)了大批受企業(yè)歡迎的工程師。大批企業(yè)和曙海
建立了良好的合作關(guān)系。曙海教育的數(shù)字集成電路設(shè)計課程在業(yè)內(nèi)有著響亮的知名度。
本課程，秉承12年積累的教學(xué)品質(zhì)，以IC項目實(shí)現(xiàn)為導(dǎo)向,老師將會與您分享數(shù)字芯片設(shè)計的全流程以及Synopsy和Cadence公司EDA工具的綜合使用經(jīng)驗、技巧。
本課程，以實(shí)戰(zhàn)貫穿始終，讓您絕對受益匪淺！ |
|
實(shí)驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗設(shè)備請點(diǎn)擊這兒查看★ |
| 師資團(tuán)隊 |
【趙老師】
大規(guī)模集成電路設(shè)計專家，10多年超大規(guī)模電路SOC芯片設(shè)計和版圖設(shè)計經(jīng)驗，參與過DSP、GPU、DTV、WIFI、手機(jī)芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計和布局布線，精通SOC芯片
設(shè)計和版圖設(shè)計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設(shè)計、驗證、DFT、PD、流片經(jīng)驗。
熟練掌握版圖設(shè)計規(guī)則并進(jìn)行驗證及修改；熟練掌握Unix/Linux操作系統(tǒng)；熟悉CMOS設(shè)計規(guī)則、物理設(shè)計以及芯片的生產(chǎn)流程與封裝。
【王老師】
資深I(lǐng)C工程師，十幾年集成電路IC設(shè)計經(jīng)驗，精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機(jī)芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計，
熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設(shè)計。
【張老師】
從事數(shù)字集成電路設(shè)計10余年，精通CMOS工藝流程、版圖設(shè)計和布局布線，精通VERILOG,VHDL語言，
擅長芯片前端、后端設(shè)計和復(fù)雜項目實(shí)施的規(guī)劃管理，其領(lǐng)導(dǎo)開發(fā)的芯片已成功應(yīng)用于數(shù)個國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗，對于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計技術(shù)和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā)，擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗.
★更多師資力量請見曙海師資團(tuán)隊。 |
|
|
新優(yōu)惠 |
|
◆在讀學(xué)生憑學(xué)生證，可優(yōu)惠500元。 |
◆ 本課程實(shí)戰(zhàn)演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強(qiáng)化練習(xí)整個芯片的生成過程，強(qiáng)調(diào)實(shí)戰(zhàn)，實(shí)戰(zhàn)，還是實(shí)戰(zhàn)！
◆ 免費(fèi)、無保留贈送，教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費(fèi)了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進(jìn)行芯片的設(shè)計和練習(xí)！
◆ 贈送每個工具用到的流片廠工藝庫和技術(shù)文件。
◆ 企業(yè)化項目管理方案。
|
|
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
2、課程完成后,授課老師留給學(xué)員手機(jī)和Email,保障培訓(xùn)效果,免費(fèi)提供半年的技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。 |
曙海網(wǎng)校遠(yuǎn)程授課培訓(xùn)  |
為滿足學(xué)員由于時間、地域的限制而無法參加曙海的培訓(xùn)，曙海網(wǎng)校遠(yuǎn)程培訓(xùn)應(yīng)運(yùn)而生，曙海的遠(yuǎn)程培訓(xùn)通過專門的遠(yuǎn)程上課軟件，能和授課工程師實(shí)時互動，能達(dá)到和面授一樣的效果。
曙海授課老師會免費(fèi)提供技術(shù)支持，解答學(xué)員疑惑。 |
|
SystemVerilog驗證培訓(xùn)
|
|
第一階段 |
課程說明：
SystemVerilog驗證是針對數(shù)字電路驗證技術(shù)初/中級學(xué)員的課程，是數(shù)字電路驗證工程師必須掌握的一項基本技能。該課程不僅是對SystemVerilog的語法描述，更重要的是對SystemVerilog OOP技術(shù)的理論和用法的歸納，總結(jié)和升華，通過SystemVerilog驗證課程的學(xué)習(xí)可以快速成為一名合格的IC驗證工程師，構(gòu)建基于SystemVerilog語言的Testbench，熟練掌握驗證流程和驗證工作規(guī)劃，進(jìn)而為掌握IC高級驗證技術(shù)打下堅實(shí)的基礎(chǔ)。
課程大綱：
1.SystemVerilog 驗證平臺的架構(gòu)
2.SystemVerilog 語義語法
3.SystemVerilog 并發(fā)操作機(jī)制
4.Object Oriented Programming (OOP) 面向?qū)ο蟮木幊?/p>
5.SystemVerilog 內(nèi)部通信機(jī)制
6.SystemVerilog Assertion
7.功能覆蓋率統(tǒng)計 |
第二階段 SystemVerilog VMM |
課程說明：
VMM驗證方法學(xué)是針對數(shù)字電路驗證技術(shù)高級學(xué)員的課程，是數(shù)字電路驗證工程師需要掌握的一項高級技能。該課程不僅是對VMM驗證方法的理論描述，更重要的是對VMM驗證方法學(xué)的理論和用法的歸納，總結(jié)和升華，通過VMM驗證方法學(xué)課程的學(xué)習(xí)可以快速成為一名優(yōu)秀的IC驗證工程師。
課程大綱：
1. VMM 驗證平臺的架構(gòu)
2. VMM 消息服務(wù)機(jī)制
3. VMM 數(shù)據(jù)建模
4. 激勵生成與工廠模式
5. 覆蓋率統(tǒng)計與自動比較的回調(diào)機(jī)制
6. 驗證方法學(xué)使用技巧 |
第三階段 SystemVerilog UVM 驗證 |
課程說明：
UVM驗證方法學(xué)是針對數(shù)字電路驗證技術(shù)高級學(xué)員的課程，是數(shù)字電路驗證工程師需要掌握的一項高級技能。該課程不僅是對UVM驗證方法的理論描述，更重要的是對UVM驗證方法學(xué)的理論和用法的歸納，總結(jié)和升華，通過UVM驗證方法學(xué)課程的學(xué)習(xí)可以快速成為一名優(yōu)秀的IC驗證工程師。
本課程適合于使用UVM驗證方法學(xué)進(jìn)行科研和IC驗證的具有高級水平的學(xué)生和工程師，也適合于有志于從事IC驗證工作，期望進(jìn)入IC驗證領(lǐng)域的相關(guān)人員。參加學(xué)習(xí)的學(xué)員需要具有數(shù)字電路的基礎(chǔ)知識，掌握數(shù)字邏輯仿真技術(shù)。
課程大綱：
1. UVM 驗證平臺的架構(gòu)
2. UVM 消息服務(wù)機(jī)制
3. UVM 數(shù)據(jù)建模
4. UVM component factory and configuration
5. TLM communication
6. UVM callback
7. UVM sequence and sequencer
8. Advance on UVM phase
9. Register Abstraction Layer (RAL) |
第四階段 |
課程內(nèi)容 |
- 驗證基礎(chǔ)和理論知識
- 驗證層次和驗證計劃
- SystemVerilog驗證平臺
- SystemVerilog驗證特性
- EDA環(huán)境，仿真工具及Makefile腳本
- 待測設(shè)計（DUT）的設(shè)計規(guī)格介紹
- 配套上機(jī)實(shí)例
|
- SystemVerilog Interface和Program
- SystemVerilog數(shù)據(jù)類型
- SystemVerilog 過程語句和子程序
- 配套上機(jī)實(shí)例
|
- SystemVerilog 面向?qū)ο缶幊袒A(chǔ)
- SystemVerilog 隨機(jī)化
- SystemVerilog線程及內(nèi)部通信機(jī)制
- 配套上機(jī)實(shí)例
|
- SystemVerilog類的封裝、繼承和隨機(jī)
- SystemVerilog功能覆蓋率
- SystemVerilog Assertion
- 配套上機(jī)實(shí)例
|
IP項目實(shí)踐：SRAM控制器SV驗證平臺搭建
- AHB 協(xié)議簡介
- SRAM 時序
- AHB-SRAM控制器設(shè)計介紹
- 搭建基于SystemVerilog的驗證平臺
- AHB-Master的SystemVerilog建模
- AHB-Monitor的SystemVerilog建模
- 創(chuàng)建test cases進(jìn)行仿真驗證
- 課程總結(jié)和常見SV面試題分析
|
? |
首 頁 培訓(xùn)新動態(tài)
shuhaipeixun
1299983702
總部李老師