 課程目標(biāo) PCB Layout 硬件設(shè)計(jì)高級(jí)工程師培訓(xùn)班 |
高速嵌入式硬件設(shè)計(jì)培訓(xùn)課程為您講解高速、高密度嵌入式系統(tǒng)硬件設(shè)計(jì)技術(shù)。課程采取理論講解和實(shí)際設(shè)計(jì)演示相結(jié)合的方式，完成從元器件選擇、電路圖設(shè)計(jì)到PCB設(shè)計(jì)調(diào)試的全過(guò)程。廣大工程師通過(guò)此培訓(xùn)可以掌握先進(jìn)的高速嵌入式系統(tǒng)硬件設(shè)計(jì)技術(shù)，能夠完成高速嵌入式系統(tǒng)PCB及相關(guān)硬件的設(shè)計(jì)、調(diào)試任務(wù)。 |
| 培養(yǎng)對(duì)象 |
對(duì)電路原理知識(shí)有一定了解，有過(guò)單片機(jī)或相關(guān)電路設(shè)計(jì)經(jīng)驗(yàn)的工程師。 |
| 班級(jí)規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576/13918613812( 微信同號(hào)) |
|
堅(jiān)持小班授課，為保證培訓(xùn)效果，增加互動(dòng)環(huán)節(jié)，每期人數(shù)限3到5人。 |
| 上課時(shí)間和地點(diǎn) |
上課地點(diǎn)：【上�！浚和瑵�(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】：電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號(hào)（中和大道） 【沈陽(yáng)分部】：沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班）：PCB LAYOUT開(kāi)班時(shí)間：2025年8月18日..用心服務(wù)......--即將開(kāi)課--........................(歡迎您垂詢，視教育質(zhì)量為生命！) |
| 實(shí)驗(yàn)設(shè)備 |
◆課時(shí)：咨詢?cè)诰€客服
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
| 質(zhì)量保障 |
1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽(tīng)；
2、課程完成后,授課老師留給學(xué)員手機(jī)和Email,保障培訓(xùn)效果,免費(fèi)提供半年的技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
| 課程進(jìn)度安排--PCB Layout 硬件設(shè)計(jì)高級(jí)工程師培訓(xùn)班 |
| |
| 時(shí)間 |
課程大綱 |
第一階段 板級(jí)架構(gòu)和電路圖設(shè)計(jì) |
|
1. 板級(jí)架構(gòu)和電路圖設(shè)計(jì)
【內(nèi)容】學(xué)習(xí)常見(jiàn)處理器和配套器件使用方法。以DSP6000高速、高密度板為例介紹系統(tǒng)構(gòu)建所需的全部芯片，包括DSP6000主芯片,48LC2m32B2存儲(chǔ)器，F(xiàn)LASH，SDRAM,開(kāi)關(guān)電源，時(shí)鐘分配電路，連接邏輯等
【目標(biāo)】通過(guò)學(xué)習(xí)掌握嵌入式系統(tǒng)電路圖設(shè)計(jì)，熟練使用常見(jiàn)的嵌入式處理器，并且達(dá)到能夠從板級(jí)架構(gòu)考慮設(shè)計(jì)取舍的水平，在設(shè)計(jì)上學(xué)會(huì)考慮測(cè)試相關(guān)的問(wèn)題，做到design
for test
1.1. 嵌入式處理器
1.2. SDRAM特性和使用原則
1.3. Flash芯片使用技巧
1.4. 高速數(shù)字邏輯電路特性
1.5. 總線信號(hào)
1.6. 48LC2m32B2芯片
1.7. 電源，時(shí)鐘和復(fù)位電路
1.8. 其他外部設(shè)備
1.9. 借助工具仿真調(diào)試
|
第二階段 嵌入式系統(tǒng)PCB設(shè)計(jì) |
|
2. 嵌入式系統(tǒng)PCB設(shè)計(jì)
【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)所需的高速電路設(shè)計(jì)技巧。包括高密度封裝的設(shè)計(jì)要點(diǎn)，高速信號(hào)設(shè)計(jì)原則，電源設(shè)計(jì)，特殊信號(hào)設(shè)計(jì)，以及散熱和可制造性的設(shè)計(jì)
【目標(biāo)】通過(guò)學(xué)習(xí)掌握嵌入式系統(tǒng)所要求的電路板設(shè)計(jì)技術(shù)，熟練掌握初步的高速電路設(shè)計(jì)技巧，能夠設(shè)計(jì)穩(wěn)定可靠的高速嵌入式系統(tǒng)，并且可以定位和排除常見(jiàn)的硬件問(wèn)題。
2.1. 關(guān)于BGA封裝要考慮的問(wèn)題
2.2. 設(shè)計(jì)電源和地平面
2.3. 設(shè)計(jì)規(guī)則對(duì)信號(hào)完整性的影響
2.4. 退耦電容
2.5. 高速信號(hào)的布線規(guī)則
2.9. 軟件工具協(xié)助調(diào)試
2.10. 設(shè)計(jì)調(diào)試用的信號(hào)擴(kuò)展連接器
2.11. SI、PI設(shè)計(jì)工具調(diào)試 |
第三階段 電路圖設(shè)計(jì)高級(jí)－－電路圖的PSPICE仿真和驗(yàn)證 |
| |
1. 電路圖設(shè)計(jì)高級(jí)－－電路圖的PSPICE仿真和驗(yàn)證
【內(nèi)容】學(xué)習(xí)電路圖高級(jí)設(shè)計(jì)中的PSPICE仿真和驗(yàn)證的技巧。包括通過(guò)SPICE仿真尋找
佳參數(shù),電路性能仿真，電路參數(shù)計(jì)算，蒙特卡羅分析，F(xiàn)FT分析等
【目標(biāo)】通過(guò)學(xué)習(xí)學(xué)習(xí)電路圖高級(jí)設(shè)計(jì)中的PSPICE仿真和驗(yàn)證的技巧，熟練使用PSICE工具
進(jìn)行參數(shù)計(jì)算，參數(shù)優(yōu)化，以便提升電路設(shè)計(jì)性能。
1.1. 通過(guò)SPICE仿真尋找佳參數(shù)
1.2. 電路參數(shù)計(jì)算
1.3. 蒙特卡羅分析
1.4. FFT分析
1.5. 電路性能仿真
1.6. Time Domain
1.7. DC SWEEP
1.8. AC SWEEP
1.9. 溫度對(duì)電路的影響
1.10. 頻率對(duì)電路的影響 |
第四階段 嵌入式系統(tǒng)PCB設(shè)計(jì)高級(jí)－－嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性
設(shè)計(jì)和仿真，怎樣通過(guò)仿真提高開(kāi)發(fā)周期 |
| |
2. 嵌入式系統(tǒng)PCB設(shè)計(jì)高級(jí)－－嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性
設(shè)計(jì)和仿真
【內(nèi)容】學(xué)習(xí)嵌入式系統(tǒng)PCB設(shè)計(jì)的高級(jí)技巧。包括嵌入式系統(tǒng)PCB設(shè)計(jì)時(shí)序、SI、PI、EMC、電源完整性設(shè)計(jì)和仿真
【目標(biāo)】通過(guò)學(xué)習(xí)掌握高速、高密度嵌入式系統(tǒng)所要求的PCB電路板設(shè)計(jì)高級(jí)技巧，熟練掌握嵌入式系統(tǒng)PCB設(shè)計(jì)SDRAM,DDR3時(shí)序控制，SI仿真、控制，PI抑制干擾、EMC、電源完整性設(shè)計(jì)和仿真。
2.1. SDRAM,DDR3時(shí)序控制
2.2. PCB抑制干擾
2.3. PCB EMC設(shè)計(jì)
2.4. 高速、高密度PCB SI仿真
2.5. 高速、高密度PCB PI設(shè)計(jì)和仿真
2.6. 高速、高密度PCB電源完整性
2.7. 高速、高密度PCB后仿真
2.8. 怎樣通過(guò)仿真提高開(kāi)發(fā)周期
2.9. 高速、高密度PCB串?dāng)_差分線解決技巧
2.10. 高速、高密度PCB串?dāng)_的查找和解決 |
第五階段 高速、高密度dsp6000項(xiàng)目實(shí)戰(zhàn) |
| |
【內(nèi)容】通過(guò)項(xiàng)目實(shí)戰(zhàn)學(xué)習(xí)高速、高密度dsp6000板子的設(shè)計(jì)，通過(guò)實(shí)戰(zhàn)更上一層樓，完整學(xué)習(xí)板子從原理圖設(shè)計(jì)和仿真到PCB設(shè)計(jì)和仿真的全部過(guò)程。
【目標(biāo)】項(xiàng)目實(shí)戰(zhàn)學(xué)習(xí)高速、高密度dsp6000/ARM Cortex A8 板子的設(shè)計(jì)，通過(guò)實(shí)戰(zhàn)更上一層樓。
1.1. 高速、高密度dsp6000 原理圖設(shè)計(jì)以及注意的問(wèn)題
1.2. 高速、高密度dsp6000 原理圖設(shè)計(jì)技巧詳解
1.3. 高速、高密度dsp6000 原理圖設(shè)計(jì)PSPICE仿真的問(wèn)題
1.4. 高速、高密度dsp6000 原理圖設(shè)計(jì)PSPICE仿真的技巧詳解
1.5. 高速、高密度dsp6000 PCB設(shè)計(jì)
1.6. 高速、高密度dsp6000 PCB設(shè)計(jì)PSPICE仿真要注意的問(wèn)題
1.7. 高速、高密度dsp6000 PCB設(shè)計(jì)PSPICE仿真技巧詳解路
1.8. 時(shí)序設(shè)計(jì)
1.9. 串?dāng)_仿真和解決
1.10. 設(shè)計(jì)后仿真,保證板子的一次通過(guò)率
EMC |
.換層打孔
.包地
等等 |
PCB設(shè)計(jì)中的EMC要求（布局和布線） |
.布局要求
.布線要求 |
PCB設(shè)計(jì)中的模數(shù)混合設(shè)計(jì)
|
.模擬電源數(shù)字電源處理
.模擬地和數(shù)字地處理.
|
信號(hào)完整性設(shè)計(jì)（SI）
|
.PCB設(shè)計(jì)中的信號(hào)完整性要求
|
電源完整性（PI）
|
.PCB設(shè)計(jì)中的電源完整性要求
|
高速PCB設(shè)計(jì)（布局布線）
|
.高速PCB設(shè)計(jì)相關(guān)知識(shí)
.高速PCB設(shè)計(jì)中的布局布線
|
疊層阻抗設(shè)計(jì)
|
.疊層設(shè)計(jì)
.阻抗設(shè)計(jì) |
PCB設(shè)計(jì)中的規(guī)范性要求
|
.PCB設(shè)計(jì)中的規(guī)范性要求 |
|
shuhaipeixun
總部李老師