集成電路IC設(shè)計工程師培訓(xùn)班 |
課程說明 |
本課程講授基于Synopsys EDA tools構(gòu)成的ASIC/SOC數(shù)字電路前端開發(fā)流程,學(xué)員通過運用數(shù)字邏輯、硬件描述語言完成一個中等規(guī)模的專題項目設(shè)計,在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時序分析、可測性設(shè)計、一致性驗證等一系列數(shù)字電路前端流程中的設(shè)計技巧,終使學(xué)員達(dá)到能獨立完成中等規(guī)模電路模塊的前端設(shè)計水平。模擬前端設(shè)計當(dāng)中建模、模擬、驗證、優(yōu)化,以及模擬電路設(shè)計中的測試電路技術(shù)和可測性設(shè)計技術(shù)和新的亞微米CMOS電路設(shè)計技術(shù),通過多個專題實驗幫助學(xué)員熟悉模擬設(shè)計流程,提升學(xué)員分析、設(shè)計、優(yōu)化、測試電路的能力。本課程涵蓋模擬設(shè)計領(lǐng)域相關(guān)技術(shù)的核心內(nèi)容,注重基礎(chǔ)知識和實用技巧的講解外,還將特別講授近年發(fā)表在JSSC/ISSCC等國際一流雜志上新的設(shè)計理念。本課程為模擬設(shè)計高端精華課程,老師將多年實踐經(jīng)驗手把手教授,讓學(xué)員在真實的項目實踐環(huán)境中提升技術(shù)水平,熟練使用EDA工具,真正掌握IC設(shè)計中“漁”的手段
本課程同時講授CMOS模擬集成電路結(jié)構(gòu)的分析與設(shè)計,詳細(xì)介紹在不同應(yīng)用指標(biāo)要求下的多種模擬電路模塊的設(shè)計,以及設(shè)計所必須考慮的測試問題,通過課題實踐范例和專題制作,讓學(xué)員掌握CMOS模擬集成電路的實際設(shè)計方法、實用技巧以及成熟的設(shè)計經(jīng)驗。本課程包括以下四個教學(xué)模塊,分別是:
前端設(shè)計實用技術(shù),內(nèi)容包含CMOS模擬電路工藝與器件模型分析,版圖基本知識,學(xué)習(xí)Unix/Linux操作系統(tǒng)及命令,前端設(shè)計常用EDA工具的安裝、調(diào)試及基本使用方法;
模擬設(shè)計實踐培訓(xùn),內(nèi)容包含實踐性地電流鏡電路分析與設(shè)計、參考源電路設(shè)計,在此基礎(chǔ)上介紹模擬電路的噪聲模型與分析以及開關(guān)電容電路設(shè)計、放大器電路設(shè)計、運放反饋設(shè)計、運放穩(wěn)定性與頻率補償、運算跨導(dǎo)放大器(OTA)、比較器設(shè)計等技巧。以高性能運放和比較器為實例進(jìn)行分析與指導(dǎo),進(jìn)行AD/DA電路模型分析、SNR分析、ADC和DAC電路結(jié)構(gòu)分析、仿真驗證技術(shù)的學(xué)習(xí)。還將以PLL、Sigma-delta ADC/DAC為設(shè)計實例,著重講述各模塊電路的劃分與設(shè)計技巧,通過專題實踐幫助學(xué)員快速熟悉、掌握模擬電路設(shè)計的流程;
前端設(shè)計高級技術(shù)進(jìn)階,內(nèi)容以業(yè)界主流的音頻產(chǎn)品為實例,進(jìn)行模擬電路設(shè)計與版圖設(shè)計的關(guān)系、測試電路技術(shù)、可測性設(shè)計技術(shù),以及亞微米CMOS電路設(shè)計技術(shù)的教學(xué); |
培訓(xùn)目標(biāo) |
幫助學(xué)員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設(shè)計技巧,以及相關(guān)設(shè)計軟件的使用,課程結(jié)束后學(xué)員可積累相當(dāng)于1年左右的實際工作經(jīng)驗,能夠獨立完成ASIC/SOC中等模塊的設(shè)計。 掌握模擬集成電路基本原理與實際范例,能分析和設(shè)計各類CMOS模擬集成電路,掌握CMOS模擬電路設(shè)計流程和設(shè)計方法,可獨立完成模擬電路前端設(shè)計,具備一定的實際設(shè)計經(jīng)驗,成為中級模擬IC前端設(shè)計工程師。
本培訓(xùn)在短時間內(nèi)快速提高版圖知識及實戰(zhàn)能力,具備實踐項目能力——
(1)如何進(jìn)行版圖的驗證(DRC/LVS);
(2)Latch up和ESD原理及版圖設(shè)計。
同時,在加強實踐項目能力的基礎(chǔ)上,鞏固加強基礎(chǔ)知識——
(1)UNIX操作系統(tǒng)的使用、Virtuoso layout工具使用等知識;
(2)數(shù)字標(biāo)準(zhǔn)單元(如反相器、與非門、D觸發(fā)器等)的版圖設(shè)計
(3)模擬電路(如偏置電路和差分放大電路等)的版圖設(shè)計; |
 |
入學(xué)要求 |
有數(shù)字電路設(shè)計和硬件描述語言的基礎(chǔ)或自學(xué)過相關(guān)課程。 |
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
堅持小班授課,為保證培訓(xùn)效果,增加互動環(huán)節(jié),每期人數(shù)限3到5人。 |
上課時間和地點 |
上課地點:【上!浚和瑵髮W(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學(xué)/六宅臻品 【鄭州分部】:鄭州大學(xué)/錦華大廈 【石家莊分部】:河北科技大學(xué)/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班):IC設(shè)計工程師培訓(xùn)班:2025年6月9日....--即將開課--........................(歡迎您垂詢,視教育質(zhì)量為生命!) |
實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
專注高端培訓(xùn)17年,曙海提供的課程得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力
得到大家的認(rèn)同,受到用人單位的廣泛贊譽。
★實驗設(shè)備請點擊這兒查看★ |
新優(yōu)惠 |
◆在讀學(xué)生憑學(xué)生證,可優(yōu)惠500元。 |
質(zhì)量保障 |
1、培訓(xùn)過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓(xùn)班中重聽;
2、課程完成后,授課老師留給學(xué)員手機和Email,保障培訓(xùn)效果,免費提供半年的技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
集成電路IC設(shè)計工程師培訓(xùn)班 |
|
第一階段 集成電路前端設(shè)計 |
計算機操作系統(tǒng)UNIX應(yīng)用;
數(shù)字電路邏輯設(shè)計;
硬件描述語言HDL和邏輯綜合初步;
集成電路設(shè)計導(dǎo)論及流程;
半導(dǎo)體器件原理及集成電路概論;
項目設(shè)計實踐(C)。 |
CMOS VLSI設(shè)計原理;
ASIC設(shè)計導(dǎo)論;
數(shù)字系統(tǒng)設(shè)計與FPGA現(xiàn)成集成;
可測性設(shè)計;
項目設(shè)計實踐。 |
RTL驗證;
靜態(tài)時序分析(STA);
邏輯綜合(Logic Synthesis);
可測性設(shè)計(DFT);
IP Based設(shè)計;
軟硬件協(xié)同設(shè)計仿真;
Matlab系統(tǒng)設(shè)計 |
|
第二階段 數(shù)字集成電路后端設(shè)計 |
半導(dǎo)體器件原理及集成電路概論;
集成電路設(shè)計導(dǎo)論及流程;
版圖設(shè)計知識;
版圖設(shè)計工具及使用方法;
項目設(shè)計實踐(C)。 |
CMOS集成電路設(shè)計原理;
ASIC設(shè)計導(dǎo)論;
IC布局布線設(shè)計;
版圖驗證和提取;
可測性設(shè)計;
項目設(shè)計實踐。 |
Top-Down設(shè)計流程;
Full-Customer設(shè)計流程;
標(biāo)準(zhǔn)單元庫設(shè)計;
單元庫的各種庫文件;
各種單元的功能,結(jié)構(gòu)和版圖。 |
|
第三階段 實戰(zhàn)強化 |
1、代碼編寫及仿真技巧
系統(tǒng)介紹verilog語法規(guī)范、語言與電路實現(xiàn)之關(guān)系,以及RTL仿真技術(shù)、RTL代碼編寫技巧、控制單元和數(shù)據(jù)通路單元的實現(xiàn)技巧、基于Verilog語言的測試編碼技巧,功能驗證及Testbench搭建的技巧。
2、綜合技術(shù)
講述綜合基礎(chǔ)、組合電路與時序電路、基于TCL的綜合流程、綜合策略、設(shè)計環(huán)境和設(shè)計約束的制定、綜合優(yōu)化的技巧、實現(xiàn)優(yōu)化結(jié)果的可綜合代碼編寫技術(shù)等。
3、可測試設(shè)計技術(shù)
基于Synopsys DFT compiler的DFT技術(shù),介紹可測性設(shè)計技術(shù)、組合電路和時序電路的測試方法、基于TCL的DFT設(shè)計實現(xiàn)的基本流程。
4、靜態(tài)時序分析技術(shù)
基于Synopsys PT的靜態(tài)時序分析技術(shù),介紹靜態(tài)時序分析、基于TCL技術(shù)的處理過程和常用的時序分析方法。
5、一致性驗證技術(shù)介紹
介紹一致性驗證技術(shù),使學(xué)員了解基于Synopsys Formality 的一致性驗證方法。9、實際電流鏡設(shè)計
6、基準(zhǔn)源設(shè)計與hspice使用技巧
7、運放設(shè)計與hspice使用技巧,二級運放,RC二級運放
8、比較器、振蕩器設(shè)計
9、電源系統(tǒng)設(shè)計(LDO)原理、結(jié)構(gòu)、設(shè)計
10、Virtuoso LE使用與drc, lvs、版圖設(shè)計實例
11、電源系統(tǒng)設(shè)計(DC-DC)
6、Cache控制器專題項目
項目實踐:
本課程專題實驗是構(gòu)造一個8位CPU(8051)的外部Cache控制器,用于實現(xiàn)CPU通過LPC協(xié)議(Intel的一種主板總線協(xié)議)訪問外部LPC FW Hub(Burst訪問)的執(zhí)行程序。本項目包括CPU core接口模塊,控制狀態(tài)寄存器模塊,two-way組相聯(lián)的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學(xué)員可以從中學(xué)習(xí)如何從IP,標(biāo)準(zhǔn)接口spec和Cache算法入手,進(jìn)行項目的Architecture設(shè)計,完成模塊劃分,設(shè)計spec和RTL代碼,建立仿真計劃和仿真環(huán)境,完成整個項目的功能仿真到綜合、STA,以及一致性驗證,實現(xiàn)一個較完整的SOC設(shè)計流程。設(shè)計規(guī)模在萬門級。在0.25um工藝庫下,頻率不小于100MHz。
|
|