 Signal Integrity for High-Speed Memory and Processor I/O |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持小班授課，為保證培訓(xùn)效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。 |
|
上課時間和地點 |
上課地點：【上�！浚和瑵髮W(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班）：Signal Integrity for High-Speed Memory and Processor I/O：2025年6月9日....--即將開課--........................(歡迎您垂詢，視教育質(zhì)量為生命！) |
|
實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認可，學(xué)員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設(shè)備請點擊這兒查看★ |
|
新優(yōu)惠 |
|
◆在讀學(xué)生憑學(xué)生證，可優(yōu)惠500元。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、課程完成后,授課老師留給學(xué)員手機和Email,保障培訓(xùn)效果,免費提供半年的技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
Signal Integrity for High-Speed Memory and Processor I/O
|
 課程介紹 |
了解信號完整性技術(shù)以及如何應(yīng)用于 Xilinx FPGA 和半導(dǎo)體存儲器間的高速接口。本課程將講述高速總線和時鐘設(shè)計，包括傳輸線終端、負載及抖動。您將采用CAD 工具包實現(xiàn)IBIS 模型仿真。本課程還包括管理PCB 和片上終端相關(guān)內(nèi)容。 |
| 必備條件 |
?? 好具有 Xilinx FPGA 設(shè)計經(jīng)驗(或?qū)W過 FPGA 設(shè)計原理課程) |
| 課程概要 |
?? 信號完整性問題的領(lǐng)域界定
?? IBIS 模型
?? 使用合適的傳輸線終端
?? 了解負載對信號傳播的影響
?? 減小抖動的影響
?? 管理存儲器高速數(shù)據(jù)總線
?? 了解選擇 PCB 封裝效應(yīng)
?? 片上終端和分立終端的區(qū)別 |
| 實驗介紹 |
Mentor 實驗
實驗1． 選擇合適的Mentor 仿真器
實驗2． 信號完整性動手實驗，觀察反射和傳播效應(yīng)
實驗3． 使用IBIS 仿真器，研究基本的傳輸線效應(yīng)
實驗4． 使用存儲的仿真信息進行功率計算并進行附加的時鐘仿真
實驗5． 觀察傳輸線的耦合效應(yīng)
實驗6． 演示如何使用EBD 模型處理SDRAM 模塊
Cadence 實驗
實驗1． 選擇合適的Cadence 仿真器
實驗2． 分析一個簡單的時鐘網(wǎng)絡(luò)
實驗3． 多點時鐘網(wǎng)絡(luò)引起的信號完整性效應(yīng)
實驗4． 交調(diào)分析
實驗5． 地址和數(shù)據(jù)分析 |
|
首 頁 培訓(xùn)新動態(tài)
shuhaipeixun
總部李老師