亚洲国产婷婷六月丁香,亚洲av永久中文无码精品 ,亚洲av成人精品一区二区三区,亚洲av无码乱码在线观看富二代,亚洲av乱码一区二区三区香蕉

       通過學(xué)習(xí) PCI Express 核協(xié)議基本原理，設(shè)計者將了解到 PCI Express 是如何在系統(tǒng)中使用。本課程重點在于 PCI Express 協(xié)議部分，通過使用 Xilinx PCI Express 核，設(shè)計者能更快更簡單地完成他們的設(shè)計。同時還將逐個介紹 Xilinx PCI Express 核產(chǎn)品，您會立即獲得 PCIExpress 核運行方面的知識。

        ?? 全面了解 PCIe 協(xié)議（包含2 小時的復(fù)習(xí)）
        ?? 扎實的 Verilog 或 VHDL 知識
        ?? 使用常用的仿真工具（如 Mentor Graphics ModelSim 或 ISIM）的豐富經(jīng)驗
        ?? Xilinx ISE? 軟件的基礎(chǔ)知識
        ?? 建議完成“性能設(shè)計”和“利用千兆位級串行 I/O 進行設(shè)計”的課程學(xué)習(xí)

        ?? 在您的設(shè)計環(huán)境中有效利用 Xilinx PCI Express 核
        ?? 針對特定應(yīng)用選擇合適的 PCI 解決方案
        ?? 了解使用 Xilinx PCI Express 核的 PCI Express 規(guī)范特殊需要

        實驗 1 構(gòu)建 PCIe 核：讓您熟悉利用 Xilinx CORE Generator™ 軟件來生成 XilinxLogiCORE™ 端
                                                    點模塊 + IP 的所有流程。您將為 CORE Generator 工具選擇合適的參數(shù)，
                                                    并創(chuàng)建整個實驗都要使用的PCIe 核。
        實驗 2a 和b PCIe 核仿真：對利用 ISIM 工具進行核仿真進行了介紹。您將觀察和記錄鏈路培訓(xùn)的效
                                                           果，并在下行端口模型仿真過程中將分組數(shù)據(jù)寫端點應(yīng)用。該數(shù)據(jù)會在事
                                                           務(wù)模塊仿真實驗中再現(xiàn)。
        實驗 3 設(shè)計實現(xiàn)：讓您熟悉將 HDL 源代碼轉(zhuǎn)變?yōu)楸忍亓魉璧娜坎襟E和推薦設(shè)置。
        實驗 4 戰(zhàn)略調(diào)試：借助于流量仿真器，您可以利用 ChipScope™ Pro 工具來監(jiān)控內(nèi)核的行為以及端
                                            點應(yīng)用，以便實現(xiàn)正確操作之目的。
        實驗 5 運行應(yīng)用：您將針對先前實驗中實現(xiàn)的設(shè)計的配置空間來修改C 代碼，并執(zhí)行實例程序來練
                                            習(xí)端點。