亚洲国产婷婷六月丁香,亚洲av永久中文无码精品 ,亚洲av成人精品一区二区三区,亚洲av无码乱码在线观看富二代,亚洲av乱码一区二区三区香蕉

《Allegro Cadence 17.4 高速設計與仿真》目錄
------- 完成4個項目，掌握一個軟件

第1篇 Cadence系統(tǒng)簡介與“DSP視頻/圖像高速板”原理圖設計

第1章? Cadence系統(tǒng)簡介與設計環(huán)境搭建

1.1 PCB軟件的選擇
1.1.1 Cadence 產(chǎn)品介紹及其優(yōu)缺點
1.1.2? Mentor 產(chǎn)品(明導國際電氣設計軟件)介紹及其優(yōu)缺點

1.2 Allegro Cadence系統(tǒng)組成

1.3 Cadence Allegro V17.4安裝步驟
1.3.1 安裝注意事項：
1.3.2 安裝客戶端產(chǎn)品（Client端）
1.3.3 客戶端license配置
1.3.4 安裝License Server（Server端）

1.4 Cadence 工具介紹
1.5? Cadence PCB設計流程及其他說明

1.6 ?Allegro 中的快捷鍵說明
1.6.1? Allegro 中的快捷鍵概要
1.6.2? 常用命令或快捷鍵

第2章 “DSP視頻/圖像高速板”原理圖設計前奏-----Capture原理圖的基本操作及元件的創(chuàng)建

2.1 產(chǎn)品設計流程及用到的Cadence工具概覽
2.1.1 認識Capture設計平臺

2.2? 原理圖的操作
2.2.1 原理圖頁面的創(chuàng)建
2.2.2 原理圖頁面的刪除操作
2.2.3 原理圖頁面的重命名操作

2.3 原理圖頁面窗口中的操作：
2.3.1 放大、縮小的方法
2.3.2 上下滾動
2.3.3 左右滾動

2.4? ORCAD Capture CIS 快捷鍵
2.5? Cadence OrCAD Capture自帶的元件庫介紹

2.6 創(chuàng)建元件庫
2.6.1 典型元件庫創(chuàng)建的步驟
2.6.2? 非矩形類元件的創(chuàng)建
2.6.3 分裂元件的制作方法

2.7 正確使用 heterogeneous 類型的元件

第3章 “DSP視頻/圖像高速板”原理圖設計操作流程及技巧

3.1 創(chuàng)建工程

3.2 加入元件庫，放置元件

3.3 同一個頁面內(nèi)建立電氣互連

3.4 總線的使用方法

3.5 OrCAD Capture CIS 進入了編輯階段

3.6 元件的批量替換與更新
3.7 對原理圖中對象的基本操作

3.8 其他設計技巧

3.9 如何添加footprint屬性

3.10 生成網(wǎng)表

3.11 原理圖后處理

第2篇 “DSP視頻/圖像高速板”布板設計與高級設計技巧

第4章? “DSP視頻/圖像高速板”PCB設計前奏--焊盤的制作和封裝的建立

4.1 ?焊盤制作
4.1.1 用Pad Designer 制作焊盤
4.1.2 制作圓形熱風焊盤

4.2 建立封裝
4.2.1 新建封裝文件
4.2.2 設置庫路徑
4.2.3 畫元件封裝
4.3 BGA封裝制作實戰(zhàn)演示
4.3.1? 利用向導制作（IC）封裝

第5章? 規(guī)劃“DSP視頻/圖像高速板”的藍圖--電路板的建立與布局

5.1 建立電路板
5.1.1 手工建立電路板
5.1.2 輸出與輸入網(wǎng)絡表

5.2? 擺放元器件第6章“DSP視頻/圖像高速板”PCB 布線

第6章 “DSP視頻/圖像高速板”PCB 布線

6.1 PCB 層疊結構

6.2 布線規(guī)則設置
6.2.1 對象(object)
6.2.2 建立差分對
6.2.3 差分對規(guī)則設置
6.2.4 CPU 與DDR 內(nèi)存芯片走線約束規(guī)則
6.2.5 設置物理線寬和過孔
6.2.6 設置間距約束規(guī)則
6.2.7 設置相同網(wǎng)絡間距規(guī)則

6.3 布線
6.3.1 手工拉線
6.3.2 應用區(qū)域規(guī)則
6.3.3 扇出布線
6.3.4 差分布線
6.3.5 等長繞線
6.3.6 分割平面

第7章 鋪銅、PCB完善、輸出底片文件與高級設計技巧

7.1? 生成報告文件及查看布通率

7.2 加在線測試點

7.3?? 鋪銅

7.4? DRC檢查

7.5?? 調整絲印、添加技術說明和Valor檢查
7.5.1? 添加板名、條碼框和防靜電標識符
7.5.2 絲印調整
7.5.2.1? 調整絲印位置
7.5.2.2? 調整絲印大小
7.5.3? 填寫技術說明和疊層說明
7.5.3.1? 逐個字符輸入法
7.5.3.2? 復制技術說明法
7.5.3.3? 添加庫內(nèi)技術說明
7.5.4? 添加歸檔文件外框

7.6 輸出底片文件及鉆孔文件
7.6.1 Artwork 參數(shù)設置
7.6.2 生成鉆孔文件
7.6.3 輸出底片文件

第8章? Cadence PCB仿真技術應用介紹

8.1 高速數(shù)字電路的基本知識
8.1.1 高速電路的定義
8.1.2 高速PCB的設計方法
8.1.3微帶線與帶狀線

8.2 信號完整性概覽
8.2.1? 反射（Reflection）
8.2.2 串擾（Crosstalk）
8.2.3? 過沖（Overshoot）與下沖（Undershoot）
8.2.4? 振鈴（Ringring）
8.2.5? 信號延遲(Delay)

8.3? 信號完整性分析和仿真流程
8.3.1 SpecctraQuest interconnect Designer的性能簡介
8.3.2? SpectraQuest(PCB SI)仿真流程如下圖8.3 所示：

8.4? 信號完整性分析
8.4.1 信號完整性概念
8.4.2 信號完整性的引發(fā)因素
8.4.2.1 反射(reflection)
8.4.2.2 串擾（crosstalk）
8.4.2.3 過沖(overshoot)和下沖(undershoot)
8.4.2.4 振鈴(ringing)
8.4.2.5 信號延遲(delay)

8.5 信號完整性的解決方法

8.6 傳輸線原理
8.6.1 傳輸線模型
8.6.2 傳輸線的特性阻抗

8.7 反射的理論分析和仿真
8.7.1 反射形成機理
8.7.2 反射引起的振鈴效應
8.7.2.1 由電路諧振產(chǎn)生的振鈴效應
8.7.2.2 反射引起的振鈴效應

8.8 端接電阻匹配方式
8.8.1 并聯(lián)終端匹配
8.8.2 串聯(lián)終端匹配
8.8.3戴維南終端匹配
8.8.4 AC終端匹配
8.8.5 肖特基二極管終端匹配
8.8.6 多負載的端接

8.9 反射的影響因素
8.9.1 傳輸時延對反射的影響
8.9.2 短串接對反射的影響
8.9.3 容性終端負載對反射的影響
8.9.4 走線中途容性負載對反射的影響
8.9.5 感性突變對反射的影響

8.10 串擾的理論分析和仿真
8.10.1 容性耦合電流
8.10.2 感性耦合電流
8.10.3 近端串擾
8.10.4 遠端串擾
8.10.5 串擾的影響因素
8.10.5.1 兩線間距P與兩線平行長度L對串擾大小的影響
8.10.5.2 電流流向對串擾的影響
8.10.5.3 干擾源信號頻率及上升時間對串擾的影響
8.10.5.4 傳輸線特性阻抗對串擾的影響
8.10.5.5 反射對串擾的影響

第3篇 “DSP視頻/圖像高速板” Pcb仿真高級技巧及實戰(zhàn)演示

第9章 DSP視頻/圖像高速板差分仿真及時序仿真

9.1 信號完整性問題

9.2 PCB 仿真設計的一般流程：

9.3? Cadence 高速設計流程中的仿真條件及實施
9.3.1? Cadence 高速設計流程中的仿真條件及實施。
9.3.2 實施過程實戰(zhàn)演示

9.4? 時鐘同步系統(tǒng)仿真的過程
9.4.1?? 共同時鐘同步系統(tǒng)的時序計算
9.4.2?? 共同時鐘同步系統(tǒng)的仿真過程
9.4.3 源同步接口仿真過程
9.4.3.1?? 源同步時序公式
9.4.3.2??? 源同步時序仿真過程
9.4.4?? 時鐘信號的說明

9.5 設置約束及賦予PCB
9.5.1?? 啟動約束條件設置界面
9.5.2?? 加約束的步驟
9.5.3?? 各個約束標簽欄的作用
9.5.4?? 將約束加到PCB 文件上

第10章? 約束下的布局布線、多板仿真及后仿真過程

10.1 約束條件下的布局、布線。
10.2 后仿真前的幾個準備步驟
10.3 針對目的一的后仿真

10.4 針對目的二的后仿真
10.4.1 進行仿真設置
10.4.2 進行反射仿真驗證
10.4.3 進行綜合仿真
10.4.4? 進行串擾仿真
10.4.5 進行分布參數(shù)仿真
10.4.6 進行振鈴仿真
10.4.7 進行延時仿真
10.4.8 進行SSN(同步開關噪聲)仿真

10.5 點到多點的仿真和多板間仿真
10.5.1 點到多點的拓撲仿真
10.5.2 多板間的仿真
10.5.3 多板的拓樸拆分
10.5.4 多板仿真實戰(zhàn)演示
10.5.5 仿真通過Design Link連接的網(wǎng)絡

第 11 章 PCB? EMC設計
11.1 ?電磁兼容和電磁干擾
11.1.1 電磁干擾及相關要求

11.2 電磁兼容性設計的基本方法

11.3 電磁兼容性關鍵技術深入解析

11.4? 射頻PCB的EMC設計

11.5 Allegro Cadence PCB EMI 仿真實戰(zhàn)演練
11.5.1 進行反射仿真驗證

第4篇 從原理圖、PCB設計到仿真全過程3項目綜合演練

第12章 DSP6000 視頻、音頻處理系統(tǒng)方案

12.1 方案設計規(guī)劃

12.2 DSP6000 視頻、音頻處理方案設計操作流程
12.2.1 創(chuàng)建工程
12.2.2? 庫，放置元件
12.2.3 同一個頁面內(nèi)建立電氣互連
12.2.4 總線的使用方法
12.2.5 OrCAD Capture CIS 進入了編輯階段
12.2.6 元件的批量替換與更新
12.2.7 對原理圖中對象的基本操作
12.2.8 如何添加footprint屬性
12.2.9 生成網(wǎng)表
12.2.10 原理圖后處理

12.3 使用電路板向導（Board Wizard）建立電路板
12.3.1? 建立電路板
12.3.2 導入網(wǎng)絡表
12.3.3 擺放元器件
12.3.4 自動布局
12.3.5 使用PCB Router自動布局

12.4 PCB板圖信號完整性仿真
12.4.1? 建立差分對
12.4.2? 仿真前準備工作（一）
12.4.3? 仿真差分對
12.4.4? 仿真差分對
12.4.5? 差分對約束

12.5 輸出工程文件

第13章 三星2440實驗板設計實戰(zhàn)演練

13.1? 三星2440實驗板關鍵設計參數(shù)

13.2 三星2440實驗板原理圖設計
13.2.1 原理圖頁面的創(chuàng)建

13.3 生成網(wǎng)表

13.4 原理圖后處理

13.5? 使用電路板向導（Board Wizard）建立電路板
13.5.1? 建立電路板
13.5.2 擺放元器件

13.6 電源完整性仿真

13.7 選擇一個去耦電容庫

13.8 選擇一個去耦電容
13.9? 電源完整性設計與分析（單/多節(jié)點仿真）
13.9.1 單結點仿真
13.9.2? 多節(jié)點仿真實戰(zhàn)演示：

第14 DSP3730 PAD平板電腦方案實戰(zhàn)演練

14.1 設計規(guī)劃與板子設計參數(shù)

14.2 產(chǎn)品外觀如下圖14.1 所示：

14.3 DSP3730平板電腦方案原理圖設計操作流程
14.3.1 創(chuàng)建工程
14.3.2 生成網(wǎng)表
14.3.3 原理圖后處理

14.4 使用電路板向導（Board Wizard）建立電路板
14.4.1? 建立電路板
14.4.2 導入網(wǎng)絡表
14.4.3 擺放元器件--PCB Router自動布局

14.5 后仿真