UVM驗證培訓(xùn)班 |
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
堅持小班授課,為保證培訓(xùn)效果,增加互動環(huán)節(jié),每期人數(shù)限3到5人。 |
上課時間和地點 |
近開課時間(周末班/連續(xù)班/晚班):UVM驗證培訓(xùn)班:2025年6月9日....--即將開課--........................(歡迎您垂詢,視教育質(zhì)量為生命!) |
|
實驗設(shè)備 |
|
◆課時: 共3個月(每晚9:00到10:00,不影響正常工作)
☆在線遠(yuǎn)程直播授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作,新招聘信息,請點擊這兒查看! |
 |
|
遠(yuǎn)程授課 |
為滿足學(xué)員由于時間、地域的限制而無法參加曙海的培訓(xùn),曙海網(wǎng)校遠(yuǎn)程培訓(xùn)應(yīng)運而生,曙海的遠(yuǎn)程培訓(xùn)通過專門的遠(yuǎn)程上課軟件,能和授課工程師實時互動,能達(dá)到和面授一樣的效果。
曙海授課老師會免費提供技術(shù)支持,解答學(xué)員疑惑。
上課視頻,請點擊這兒查看!
|
實戰(zhàn)演練使用的工具 |
本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具,
和Cadence公司的Encounter,Virtuoso等工具,多工具聯(lián)合從頭至尾強化練習(xí)整個芯片的生成過程,強調(diào)實戰(zhàn),實戰(zhàn),還是實戰(zhàn)!
免費、無保留贈送,教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法,而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具(這套工具非常珍貴,費了老師很多心血才全部安裝好),讓您隨時隨地,打開電腦就能進(jìn)行芯片的設(shè)計和練習(xí)!
|
|
質(zhì)量保障 |
1、培訓(xùn)過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓(xùn)班中重聽;
2、課程完成后,授課老師留給學(xué)員手機和Email,保障培訓(xùn)效果,免費提供半年的技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
UVM驗證培訓(xùn)班
|
|
第一階段 |
課程說明:
SystemVerilog驗證是針對數(shù)字電路驗證技術(shù)初/中級學(xué)員的課程,是數(shù)字電路驗證工程師必須掌握的一項基本技能。該課程不僅是對SystemVerilog的語法描述,更重要的是對SystemVerilog OOP技術(shù)的理論和用法的歸納,總結(jié)和升華,通過SystemVerilog驗證課程的學(xué)習(xí)可以快速成為一名合格的IC驗證工程師,構(gòu)建基于SystemVerilog語言的Testbench,熟練掌握驗證流程和驗證工作規(guī)劃,進(jìn)而為掌握IC高級驗證技術(shù)打下堅實的基礎(chǔ)。
課程大綱:
1.SystemVerilog 驗證平臺的架構(gòu)
2.SystemVerilog 語義語法
3.SystemVerilog 并發(fā)操作機制
4.Object Oriented Programming (OOP) 面向?qū)ο蟮木幊?/p>
5.SystemVerilog 內(nèi)部通信機制
6.SystemVerilog Assertion
7.功能覆蓋率統(tǒng)計 |
第二階段 SystemVerilog UVM 驗證 |
課程說明:
UVM驗證方法學(xué)是針對數(shù)字電路驗證技術(shù)高級學(xué)員的課程,是數(shù)字電路驗證工程師需要掌握的一項高級技能。該課程不僅是對UVM驗證方法的理論描述,更重要的是對UVM驗證方法學(xué)的理論和用法的歸納,總結(jié)和升華,通過UVM驗證方法學(xué)課程的學(xué)習(xí)可以快速成為一名優(yōu)秀的IC驗證工程師。
本課程適合于使用UVM驗證方法學(xué)進(jìn)行科研和IC驗證的具有高級水平的學(xué)生和工程師,也適合于有志于從事IC驗證工作,期望進(jìn)入IC驗證領(lǐng)域的相關(guān)人員。參加學(xué)習(xí)的學(xué)員需要具有數(shù)字電路的基礎(chǔ)知識,掌握數(shù)字邏輯仿真技術(shù)。
課程大綱:
1. UVM 驗證平臺的架構(gòu)
2. UVM 消息服務(wù)機制
3. UVM 數(shù)據(jù)建模
4. UVM component factory and configuration
5. TLM communication
6. UVM callback
7. UVM sequence and sequencer
8. Advance on UVM phase
9. Register Abstraction Layer (RAL) |
|