帯隙基準(zhǔn)電路設(shè)計
（東南大學(xué)集成電路學(xué)院）
一. 基準(zhǔn)電壓源概述
基準(zhǔn)電壓源(Reference Voltage)是指在模擬電路或混合信號電路中用作電壓基準(zhǔn)的具有相對較高精度和穩(wěn)定度的參考電壓源，它是模擬和數(shù)字電路中的核心模塊之一，在DC/DC，ADC，DAC以及DRAM等集成電路設(shè)計中有廣泛的應(yīng)用。它的溫度穩(wěn)定性以及抗噪性能影響著整個電路系統(tǒng)的精度和性能。模擬電路使用基準(zhǔn)源，是為了得到與電源無關(guān)的偏置，或是為了得到與溫度無關(guān)的偏置，其性能好壞直接影響電路的性能穩(wěn)定。在CMOS技術(shù)中基準(zhǔn)產(chǎn)生的設(shè)計，著重于公認(rèn)的“帯隙”技術(shù)，它可以實現(xiàn)高電源抑制比和低溫度系數(shù)，因此成為目前各種基準(zhǔn)電壓源電路中性能佳、應(yīng)用廣泛的電路。
基于CMOS的帯隙基準(zhǔn)電路的設(shè)計可以有多種電路結(jié)構(gòu)實現(xiàn)。常用的包括Banba和Leung結(jié)構(gòu)帶薪基準(zhǔn)電壓源電路。在綜合考慮各方面性能需求后，本文采用的是Banba結(jié)構(gòu)進(jìn)行設(shè)計，該結(jié)構(gòu)具有功耗低、溫度系數(shù)小、PSRR高的特點，后使用Candence軟件進(jìn)行仿真調(diào)試。
二. 帯隙基準(zhǔn)電路原理與結(jié)構(gòu)
1. 工作原理
帶隙基準(zhǔn)電壓源的設(shè)計原理是根據(jù)硅材料的帶隙電壓與電源電壓和溫度無關(guān)的特性，通過將兩個具有相反溫度系數(shù)的電壓進(jìn)行線性組合來得到零溫度系數(shù)的電壓。用數(shù)學(xué)方法表示可以為：，且。
1) .負(fù)溫度系數(shù)的實現(xiàn)
根據(jù)雙極性晶體管的器件特性可知，雙極型晶體管的基極-發(fā)射極電壓具有負(fù)溫度系數(shù)。推導(dǎo)如下：
對于一個雙極性器件，其集電極電流，其中，約為0.026V，為飽和電流。根據(jù)集電極電流公式，得到：
(2.1)
為了簡化分析，假設(shè)保持不變，這樣：
(2.2)
根據(jù)半導(dǎo)體物理知識可知：
(2.3)
其中b為比例系數(shù)，m≈?3/2，Eg為硅的帶隙能量，約為1.12eV。得到：
(2.4)
哪里有射頻培訓(xùn)機(jī)構(gòu)
|
