亚洲国产婷婷六月丁香,亚洲av永久中文无码精品 ,亚洲av成人精品一区二区三区,亚洲av无码乱码在线观看富二代,亚洲av乱码一区二区三区香蕉

FPGA設(shè)計與應(yīng)用培訓(xùn)

01
第一章 緒論 2學(xué)時
了解的FPGA基礎(chǔ)知識：可編程邏輯器件的歷史與發(fā)展，Xilinx FPGA技術(shù)特點和基本結(jié)構(gòu)、FPGA硬件設(shè)計相關(guān)技術(shù)、開放資源。

1.1 FPGA簡介
1.2 Xilinx FPGA產(chǎn)品、應(yīng)用領(lǐng)域
02
第二章 Verilog HDL語言 8學(xué)時
介紹Verilog HDL硬件描述語言的使用。使學(xué)生能掌握Verilog HDL的基本語言要素和建模方法，運用Verilog HDL設(shè)計基本硬件電路，掌握FPGA程序分析、設(shè)計、仿真的基本流程。

2.1 Verilog HDL語言要素
2.2 Verilog HDL表達(dá)式
2.3 Verilog HDL建模
2.4 Testbench驗證
03
第三章 集成開發(fā)環(huán)境 4學(xué)時
介紹FPGA集成開發(fā)環(huán)境和主要軟件工具。使學(xué)生熟練運用ISE、ModelSim、Synplify等軟件工具。

3.1 集成開發(fā)環(huán)境安裝配置
3.2 ISE工程開發(fā)流程
04
第四章 FPGA組件設(shè)計 4學(xué)時
介紹FPGA組件設(shè)計方法及高級設(shè)計流程。使學(xué)生運用原語和IP核完成復(fù)雜模塊設(shè)計，掌握UCF設(shè)計方法、靜態(tài)時序分析方法、布局布線后仿真方法，掌握FPGA的配置下載方法和在線邏輯分析儀ChipScope的使用。

4.1 原語與IP核
4.2 ISE進(jìn)階
05
第五章 FPGA應(yīng)用系統(tǒng)開發(fā) 6學(xué)時
介紹FPGA可綜合設(shè)計方法和大規(guī)模應(yīng)用設(shè)計方法。在前面內(nèi)容基礎(chǔ)上，深入剖析硬件代碼結(jié)構(gòu)，使學(xué)生掌握FPGA的Verilog HDL可綜合設(shè)計方法，規(guī)范設(shè)計過程，以指導(dǎo)大規(guī)模應(yīng)用設(shè)計。

5.1 可綜合設(shè)計方法
5.2 大規(guī)模FPGA應(yīng)用設(shè)計方法
5.3 基于FPGA的可編程嵌入式開發(fā)