亚洲国产婷婷六月丁香,亚洲av永久中文无码精品 ,亚洲av成人精品一区二区三区,亚洲av无码乱码在线观看富二代,亚洲av乱码一区二区三区香蕉

FPGA設(shè)計(jì)與應(yīng)用培訓(xùn)

01
第一章 緒論 2學(xué)時(shí)
了解的FPGA基礎(chǔ)知識(shí)：可編程邏輯器件的歷史與發(fā)展，Xilinx FPGA技術(shù)特點(diǎn)和基本結(jié)構(gòu)、FPGA硬件設(shè)計(jì)相關(guān)技術(shù)、開(kāi)放資源。

1.1 FPGA簡(jiǎn)介
1.2 Xilinx FPGA產(chǎn)品、應(yīng)用領(lǐng)域
02
第二章 Verilog HDL語(yǔ)言 8學(xué)時(shí)
介紹Verilog HDL硬件描述語(yǔ)言的使用。使學(xué)生能掌握Verilog HDL的基本語(yǔ)言要素和建模方法，運(yùn)用Verilog HDL設(shè)計(jì)基本硬件電路，掌握FPGA程序分析、設(shè)計(jì)、仿真的基本流程。

2.1 Verilog HDL語(yǔ)言要素
2.2 Verilog HDL表達(dá)式
2.3 Verilog HDL建模
2.4 Testbench驗(yàn)證
03
第三章 集成開(kāi)發(fā)環(huán)境 4學(xué)時(shí)
介紹FPGA集成開(kāi)發(fā)環(huán)境和主要軟件工具。使學(xué)生熟練運(yùn)用ISE、ModelSim、Synplify等軟件工具。

3.1 集成開(kāi)發(fā)環(huán)境安裝配置
3.2 ISE工程開(kāi)發(fā)流程
04
第四章 FPGA組件設(shè)計(jì) 4學(xué)時(shí)
介紹FPGA組件設(shè)計(jì)方法及高級(jí)設(shè)計(jì)流程。使學(xué)生運(yùn)用原語(yǔ)和IP核完成復(fù)雜模塊設(shè)計(jì)，掌握UCF設(shè)計(jì)方法、靜態(tài)時(shí)序分析方法、布局布線(xiàn)后仿真方法，掌握FPGA的配置下載方法和在線(xiàn)邏輯分析儀ChipScope的使用。

4.1 原語(yǔ)與IP核
4.2 ISE進(jìn)階
05
第五章 FPGA應(yīng)用系統(tǒng)開(kāi)發(fā) 6學(xué)時(shí)
介紹FPGA可綜合設(shè)計(jì)方法和大規(guī)模應(yīng)用設(shè)計(jì)方法。在前面內(nèi)容基礎(chǔ)上，深入剖析硬件代碼結(jié)構(gòu)，使學(xué)生掌握FPGA的Verilog HDL可綜合設(shè)計(jì)方法，規(guī)范設(shè)計(jì)過(guò)程，以指導(dǎo)大規(guī)模應(yīng)用設(shè)計(jì)。

5.1 可綜合設(shè)計(jì)方法
5.2 大規(guī)模FPGA應(yīng)用設(shè)計(jì)方法
5.3 基于FPGA的可編程嵌入式開(kāi)發(fā)