課程大綱：
CadenceAllegroSigrity設計與SI/PI/EMI培訓
【課程詳情】
【課程簡介】
高科技企業(yè)開發(fā)復雜的芯片，
封裝和單板努力克服由于飛速增長的IC速度和數(shù)據(jù)傳輸速率聯(lián)合引起的供電電壓的降低，
更高密度，越來越小型化的結構引起的電源完整性和信號完整性問題。
同時，更高的I/O數(shù)目，多堆疊的芯片和封裝以及更高的電氣性能約束都使得IC封裝物理設計更加復雜。
Cadence具有突破型進展的解決方案，
基于Sigrity專利技術，
解決這些設計挑戰(zhàn)。
該解決方案致力于完整的電源供電系統(tǒng)分析跨越了芯片，
封裝和單板；系統(tǒng)級的信號完整性（SI）分析，
包含高速信號傳輸同步反轉(zhuǎn)噪聲和單個和多個芯片封裝，
先進的 3D封裝以及系統(tǒng)級封裝（SiPs）的物理設計。
【培訓目的】
掌握和運用Cadence Allegro Sigrity進行信號完整性（SI/PI/EMI）設計與
【學習】
掌握信號完整性基本理論及設計方法
掌握（SI/PI/EMI）設計與
加入高級會員獲得助教答疑
