集成電路IC后端設(shè)計(jì)培訓(xùn)課程
培訓(xùn)大綱
|
??????◆??本課程實(shí)戰(zhàn)演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強(qiáng)化練習(xí)整個(gè)芯片的生成過(guò)程，強(qiáng)調(diào)實(shí)戰(zhàn)，實(shí)戰(zhàn)，還是實(shí)戰(zhàn)！
?????
|
|
?
|
|
第一階段
|
|
計(jì)算機(jī)操作系統(tǒng)UNIX應(yīng)用基礎(chǔ)；
半導(dǎo)體器件原理及集成電路概論；
集成電路設(shè)計(jì)導(dǎo)論及流程；
版圖設(shè)計(jì)工具及使用方法；
項(xiàng)目設(shè)計(jì)實(shí)踐（C）。
|
|
CMOS集成電路設(shè)計(jì)原理；
ASIC設(shè)計(jì)導(dǎo)論；
IC布局布線設(shè)計(jì)；
可測(cè)性設(shè)計(jì)；
項(xiàng)目設(shè)計(jì)實(shí)踐。
|
|
Synopsys DC（Design Compiler） 綜合
1，綜合的概念
2，綜合庫(kù)與工具介紹
3，工作環(huán)境的設(shè)立和關(guān)鍵命令
4，綜合前的準(zhǔn)備工作
5，芯片邏輯代碼和流片廠庫(kù)的結(jié)合
6，綜合的過(guò)程
7， 綜合后網(wǎng)表的導(dǎo)出
8，時(shí)序SDC的導(dǎo)出
9，Synopsys DC 為Cadence Encounter工具所做的準(zhǔn)備工作。
10，快速綜合TCL腳本使用技巧
Cadence Encounter 布局布線
1.網(wǎng)表和工程庫(kù)的結(jié)合
2，環(huán)境變量的設(shè)置和關(guān)鍵命令
3,布局布線前的準(zhǔn)備工作
4，Synopsys DC工具和Cadence Encounter工具的銜接和配合
2.Floor plan
3.電源規(guī)劃
4.布局、擺放
5.時(shí)鐘樹
6.布線
Cadence Virtuos 芯片焊盤和封裝
1，環(huán)境變量的設(shè)置和關(guān)鍵命令
2，庫(kù)的導(dǎo)入
3，快速建立工作環(huán)境的方法
4，焊盤庫(kù)和工藝庫(kù)的建立
5，Encounter def文件的導(dǎo)入
6，Encounter和Virtuoso的配合
7，芯片文件的導(dǎo)入
8，焊盤和封裝的仿真
9，焊盤、封裝與芯片的管腳規(guī)劃
10，連線技巧
Synopsys PT（PrimeTime） 驗(yàn)證仿真
1，環(huán)境變量的設(shè)置
2，關(guān)鍵命令
3，仿真驗(yàn)證過(guò)程
4，仿真驗(yàn)證報(bào)告的產(chǎn)生
5，快速驗(yàn)證技巧
6，TCL腳本的使用技巧
|
?
|
|
第二階段
|
|
1.Floor plan
2.電源規(guī)劃
3.布局、擺放
4.時(shí)鐘樹
5.布線
6.RC extraction
7.靜態(tài)時(shí)序分析（STA）
8.驗(yàn)證
1)DRC
2)lvs
3)erc
9.項(xiàng)目實(shí)戰(zhàn)
10.數(shù)字后端全流程設(shè)計(jì)工具
11.相關(guān)工藝庫(kù)文件
|
|
第三階段?芯片后端全工具鏈、全流程實(shí)戰(zhàn)演練
|
|
項(xiàng)目實(shí)戰(zhàn)：
ARM9芯片后端設(shè)計(jì)整個(gè)流程項(xiàng)目實(shí)戰(zhàn)演練，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強(qiáng)化練習(xí)整個(gè)芯片的生成過(guò)程。
|
?
以上內(nèi)容均可以根據(jù)需求摘取部分重點(diǎn)專門培訓(xùn)
