第一部分

準備 Simulink 模型用于生成 HDL 代碼

Objective:?準備 Simulink 模型用于生成 HDL 代碼。不需要優(yōu)化的簡單模型生成 HDL代碼和testbench。

·?準備 Simulink 模型用于生成 HDL 代碼

·?生成 HDL 代碼

·?生成 testbench

·?使用 HDL simulator 驗證生成的 HDL 代碼

定點精度控制

Objective:?建立生成的 HDL 代碼和模型中特定的 Simulink 模塊之間的對應關系。使用定點工具完成模型定點架構。

·?定點擴展和繼承

·?定點設計工作流程

·?使用Fixed-Point Advisor

·?使用Fixed-Point 工具

·?命令行界面

多速率模型生成 HDL 代碼

Objective:?多速率模型生成 HDL 代碼。

·?準備多速率模型用于生成 HDL 代碼

·?單個及多個時鐘引腳生成 HDL 代碼

·?理解和應用跨時鐘域技術

第二部分

優(yōu)化生成的 HDL 代碼

Objective:?使用傳遞途徑滿足設計的時序要求。為面積優(yōu)化使用特定的硬件實現(xiàn)和進行資源共享。

·?使用HDL Workflow Advisor 生成 HDL 代碼

·?通過傳遞途徑滿足時序要求

·?為兼容性 Simulink 模塊選擇特定的硬件實現(xiàn)

·?在子系統(tǒng)中共享 FPGA/ASIC 資源

·?驗證優(yōu)化的 HDL 代碼是位周期精確的

·?將 Simulink 模塊映射到 FPGA 相應的硬件資源

使用本地浮點

Objective:?在 HDL 代碼中執(zhí)行浮點值和運算。

·?使用本地浮點的原因和情況

·?使用 HDL Coder 生成目標獨立的 HDL 代碼

·?定點和浮點比較

·?優(yōu)化浮點執(zhí)行

外部 HDL 代碼與生成的 HDL 代碼接口

Objective:?設計中集成手寫 HDL 代碼和/或供應商的 IP。

·?外部 HDL 代碼接口

通過協(xié)同仿真驗證 HDL 代碼

Objective:?在 Simulink模型中使用 HDL simulator 驗證 HDL 代碼。

·?使用 Simulink 驗證 HDL 組件

·?使用黃金模型比較手寫 HDL 代碼

·?合并 HDL 代碼和 Simulink 進行仿真